правого триода лампы Л, мультивибратор синхронизируется в течение полупериода, соответствующего запертому состоянию этого триода (поскольку эти пики заставляют преждевременно опрокидываться мультивибратор после прохождения каждого п-то импульса). В течение второго полупериода.

1.В.

>Jjilj63-ттттт rty

j6X2n

ежгп

110к С 270

leoK

-1-0

Выход

210в

е,8к

Рис. 11-104. Делитель частоты следования импульсов на фантастроне.

Л, Л-диаграммы напряжений на аноде и катоде пентода.

когда этот триод отперт, диффернцирован-ные импульсы усиливаются и, поступая через конденсатор Сз на сетку запертого правого триода лампы Лг, своими положительными пиками осуществляют синхронизацию мультивибратора , вызывая преждевременный переброс схемы.

Напряжение с анода правого триода Лг поступает на цепь формирования Ф, где происходят дифференцирование перепадов напряжения и срезание отрицательных или положительных пиков. В результате общий коэффициент деления, регулируемый резистором R, оказывается равным Anjtiij.

Аналогично устроены делители на транзисторных мультивибраторах.

Деление частоты повторения можно осуществить также с помощью фантастронных схем. Вследствие больщой стабильности работы коэффициент деления в практических схемах достигает 10 в одном каскаде.

В схеме декадного делителя (т. е. делителя на 10, рис. 11-104) входные импульсы отрицательной полярности с амплитудой порядка 10 в через диод Д поступают на анод и (через конденсатор С) управляющую сетку пентода, запуская фантастрон.

Длительность импульса фантастрона при выбранных параметрах регулируется так, чтобы очередное опрокидывание фантастрона вызывал каждый девятый импульс. Очередной запуск схемы возможен после окончания процесса установления напряжения на аноде пентода, в течение которого практически поступает еще один десятый импульс синхронизации. При указанных параметрах деление осуществляется с 1 кгц до 100 гц. При увеличении емкости конденсатора С до 2 700 пф фантастрон осуществляет деление частоты со 100 гц до 10 гц.

Делители частоты с накопительным конденсатором и схемой сравнения. Импульсы, поступающие на схему делителя (рис. 11-105, а), должны иметь одинаковую амплитуду и не сильно различаться по длительности. В момент действия первого импульса диод Д] отпирается и происходит быстрый заряд конденсаторов Ci и С в накопительном устройстве НУ. После окончания импульса конденсатор Ci разряжается, а заряд на конденсаторе С сохраняется. При поступлении второго импульса напряжение на конденсаторе С вновь возрастает на несколько меньщую величину, и когда оно достигнет порога срабатывания схемы сравнения (-Есо на рис. 11-105,6), на выходе этой схемы появляется импульс.

Обычно в качестве схемы сравнения (порогового устройства) используется заторможенный блокинг-генератор. В момент достижения напряжения отпирания лампы Л блокинг-генератора возникает импульс и сеточный ток лампы одновременно перезаряжает конденсатор С до определенного исходного напряжения Uo.

С помощью потенциометра R устанавливается исходное запирающее напряжение, определяющее коэффициент деления.

По мере увеличения числа импульсов приращение напряжения на конденсаторе С (величина ступеньки Дис) от импульса к импульсу уменьшается вследствие падения

Рис. 11-105. Делитель частоты с накопительным конденсатором С. л - схема; б - временные диаграммы на входе вх- накопительном конденсаторе с выходе uj.

Таблица 11-4

с/с,

14.5

э. Д. С, действующей в цепи заряда С конденсатора и равной f/и - с (где Ыс - напряжение на конденсаторе С). Это ограничивает допустимый коэффициент деления, так как, начиная с некоторого значения п.

0-1-Еа

Рис. М-106. Делитель частоты с дополнительным катодным повторителем для увеличения коэффициента деления.

величина нестабильности порога срабатывания становится сравнимой с величиной ступеньки, что может привести к изменению коэффициента деления. Для каждой заданной величины п имеется оптимальное отнощение С/Си при котором величина п-к ступеньки будет максимальной. Соответствующие оптимальные отнощеиия C/Ci приведены в табл. 11-4. Абсолютная величина емкости конденсатора С] должна быть во много раз больще паразитных емкостей схемы и составляет 100-200 пф. Постоянная времени зарядной цепи

где /? - сумма внутреннего сопротивления отпертого диода и источника импульсов. Она должна быть значительно меньще минимальной длительности входных импульсов, а постоянная времени разряда конденсатора Сь

Ci /?д С Гп.мИН >

где Гп.мна - наименьщий временной интервал между соседними импульсами.

Для импульсов с длительностью, большей 0,2-1 мксек и 7п.мин>2-:-3 мксек эти условия обычно легко удовлетворяются. При использовании полупроводниковых диодов необ.ходимо учитывать, что конденсатор С в интервалах между импульсами разряжается через обратное сопротивление

диодов. Это ведет к снижению приращения напряжения за период и может повлечь за собой уменьшение коэффициента деления.

Для повьапения коэффициента деления схему с накопительным конденсатором дополняют катодным повторителем jli с цепью обратной связи (рис. 11-106) (так же как и схему на рис. 11-100). Анод разрядного диода Дг накопительного устройства НУ соединен с выходом катодного повторителя (точка А), сетка лампы JIi которого соединена с конденсатором С. Поэтому конденсатор Ci разряжается каждый раз не до нуля, а до напряжения, почти равного напряжению на конденсаторе С с обратным знаком. Электродвижущая сила, действующая в цепи заряда конденсаторов, будет поэтому все время почти одинаковой и близкой к амплитуде импульсов f/и, а величина приращения напряжения на конденсаторе С - практически постоянной.

Коэффициент деления устанавливается с помощью потенциометра j, регулирующего запирающее напряжение на сетке лампы Лз блокинг-генератора БГ.

Из принципа действия схемы с накопителем следует, что блокинг-генератор срабатывает после прихода определенного числа импульсов независимо от величины временного интервала между импульсами. Схема как бы считает количество прошедших импульсов и сигнализирует о приходе каждого п-то импульса срабатыванием блокинг-генератора.

В рассмотренных схемах деления частоты повторения возможно появление фазовой нестабильности At выходных импульсов относительно исходных. Для устранения этой нестабильности используется схема на рис. 11-107, в которой импульс с выхода схемы сравнения устройства деления частоты (УДЧ) используется в качестве селекторно-

I-I лз

\удчи*\ КС

Рис. 11-107. Функциональная схема устранения фазовой ошибки.

ГО- Он поступает на один вход каскада совпадения (КС), на другой вход которого подаются исходные (входные) импульсы, задержанные с помощью линии задержки ЛЗ на небольшое время, равное половине длительности селекторного импульса. В этом случае на выход приходит каждый п-й импульс (п - коэффициент деления УДЧ), смещенный на небольшое время, равное времени задержки в линии.

Триггерные делители. Они состоят из нескольких триггерных ячеек, соединенных цепями формирования импульсов запуска. Триггерный делитель одновременно может служить счетчиком импульсов, для чего он дополняется цепями индикации состояния

триггерных ячеек, по которым подсчитыва-ется число импульсов, поступивших на данное устройство.

Если количество подсчитываемых импульсов велико, то триггерный делитель допол-

Рис. 11-108. Принцип деления импульсов с помощью триггера со счетным входом.

а - входные импульсы; 6 - импульсы на аноде триггера.

няется электромеханическим счетчиком. Коэффициент деления в триггерном делителе должен быть настолько бол. <шим, чтобы выходные импульсы следовали не очень часто

Вхов а)

Рис. 11-109. Условное изображение состояния триггерной ячейки (О или 1) при счетном запуске. 3 тл О - обозначение запертого или открытого состояния лампы (транзистора); А и В - выходы триггера.

а - состояние О - выход В имеет низкий потенциал; 6-состояние 1 - выход В имеет высокий потенциал; в - переход от инзкого потенциала О к высокому 1.

(не чаще 50-100 имп/сек) и электромеханический счетчик успевал бы срабатывать от каждого выходного импульса.

При подаче входных импульсов иа триггер со счетным входом период Tj напряжения на аноде каждой из ламп триггера в 2 раза превыщает период исходных импульсов Tn=0,5Ti (рис. 11-108). Отсюда происходит другое название делителя: б и н а р -н ы й. Следовательно, в каждой ячейке триггера осуществляется деление частоты на два. Условно каждому состоянию триггера приписывается код О или 1. Так, если за исходное состояние принято то, которое соответствует запертой левой лампе (транзистору) и открытой правой, и приписать этому состоянию триггера код О, то после поступления первого импульса (переброса схемы) отпирается левая лампа (транзистор) и запирается правая, а триггер перейдет в состояние, соответствующее коду 1 (рис. 11-109). После поступления второго импульса ячейка вновь перейдет в состояние, соответствующее коду О (или проще, в состояние 0), и т.д. Если выходной сигнал снимается с правой лампы (выход В), то состоянию О будет соответствовать низкий потенциал, а состоянию 1 - высокий.

На рис. 11-110 приведен пример принципиальной схемы триггерного счетчика нэ транзисторах из двух ячеек. Подобное устройство позволяет производить счет импульсов, поступающих на вход первого триггера с частотой до 10 Мгц, при этом на выходе частота будет понижена в 4 раза (при двух ячейках).

Максимальный коэффициент деления прв-k последовательных триггерах макс=2.

Для индикации количества прошедших импульсов чаще всего используют неоновые лампочки, включенные в анодные цепи ламп. Лампы показывают число прошедших импульсов в двоичной или десятичной системе счисления. Реже применяется стрелочный прибор.

-1080-

Sanych

Рис. 11-110. Принципнальная схема счетчика нз двух ячеек, собранных на транзисторных триггерах.